

PATENT ABSTRACTS OF JAPAN

(11)Publication number : **58-039069**

(43)Date of publication of application : **07.03.1983**

(51)Int.CI.

H01L 29/84

// **G01L 9/04**

(21)Application number : **56-137562** (71)Applicant : **SHIMADZU CORP**

(22)Date of filing : **31.08.1981** (72)Inventor : **TAKADERA KENKICHI**


(54) SEMICONDUCTOR DIAPHRAGM

(57)Abstract:

PURPOSE: To stabilize a semiconductor diaphragm against environmental temperature variation which diaphragm is used as a detector in a device for measuring pressure, differential pressure or absolute pressure by forming the lower center of a planar chip of a semiconductor single crystal in recessed state as a thin film and forming a fine and deep groove at the peripheral fixing part.

CONSTITUTION: Since a silicon diaphragm 1 has a groove 6 for absorbing stress strain of itself, the stress strain is not almost transmitted from the peripheral fixing part 4 to a thin film diaphragm 3, thereby reducing the temperature drift of the zero point due to stress strain for extremely stable operation. It is not necessary to form a mount 10 in a special structure, the material may arbitrarily employ glass, silicon, alumina, metal and the

like, and the mounting to the mount 10 can be arbitrarily selected by a method of utilizing low melting point glass, synthetic resin adhesive, gold-silicon eutectic crystal and the like. Further, since the groove 6 for absorbing the strain stress is narrow and deep in U-shaped section, it can be used forcibly even under high differential pressure without problem.



⑨ 日本国特許庁 (JP)
⑩ 公開特許公報 (A)

⑪ 特許出願公開
昭58-39069

⑤Int. Cl.³
H 01 L 29/84
// G 01 L 9/04

識別記号
101

府内整理番号
7357-5F
7507-2F

⑬公開 昭和58年(1983)3月7日
発明の数 1
審査請求 未請求

(全4頁)

⑤半導体ダイヤフラム

⑪特 願 昭56-137562
⑫出 願 昭56(1981)8月31日
⑬發明者 高寺賢吉
京都市中京区西ノ京桑原町1番

地株式会社島津製作所三条工場
内

⑭出願人 株式会社島津製作所
京都市中京区河原町通二条下ル
一ノ船入町378番地
⑮代理人 弁理士 野河信太郎

明細書

1. 発明の名称

半導体ダイヤフラム

2. 特許請求の範囲

1. 半導体単結晶の板状チップの下面中央部を上面へ向けて凹ませて薄膜ダイヤフラムを形成すると共に、その周囲の比較的厚肉の部分を周辺固定部とした半導体ダイヤフラムにおいて、薄膜ダイヤフラムを取り囲むように周辺固定部に細く深い溝を形成したことを特徴とする半導体ダイヤフラム。

2. 半導体がシリコンであり、板状チップの上・下面を(110)面とし、下面(110)面上で<112>軸方向に刃をもつて刃形の各辺に沿つて異方向性エッティングを施して、周辺固定部下面に開口する細く深い溝を形成してなる請求の範囲第1項記載の半導体ダイヤフラム。

3. 並びに外側の周辺固定部下面が、半導

体ダイヤフラム取付台への取付面となる請求の範囲第1項記載の半導体ダイヤフラム。

4. 異方向性エッティングが、APW (Amine Pyrocatechol Water) エッティングである請求の範囲第2項記載の半導体ダイヤフラム。

5. ダイヤフラム上面にピエゾ抵抗素子が形成されてなる請求の範囲第1項から第4項のいずれかに記載の半導体ダイヤフラム。

3. 発明の詳細な説明

この発明は圧力・差圧・絶対圧などを測定する機器において検出素子として使用される半導体ダイヤフラムの改良に関する。半導体ダイヤフラム上面にピエゾ抵抗素子を形成したもの検出素子として用いる圧力・差圧・絶対圧などの測定器は今年多見されるものであるが、その性能達成上殊に難点とされるのは、ピエゾ抵抗係数の温度変化に起因する測定スパンの温度変化、周囲温度変化によつて半導体ダイヤフラムに加わる歪応力に起

因するゼロ点の温度ドリフトなどである。本発明は、上記のゼロ点の温度ドリフトの改良にかかるもので、半導体ダイヤフラムとそれが取り付けられる取付台及び取り付けのための接合層などの熱膨張係数の差によって薄膜ダイヤフラムに加わる熱歪の影響を減少することを目的とする。

上記目的を達成するための従来の提案として、特開昭54-99585号公報に開示のものがある。これは圧力・差圧・絶対圧計などの受圧部を構成する部材から検出素子である半導体ダイヤフラムに加わる歪応力を減らすために特殊な構造を採用した取付台を用いるものであるが、その取付台の構造が複雑なため製造上難点があると共に、歪応力の伝達を完全にはなくしえないなどの欠点がある。また他の従来の提案として、特開昭54-143275号公報に開示のものがあり、これは半導体ダイヤフラムと同じ素材からなる取付台を用いることにより、取付台と半導体ダイヤフラムの熱膨張係数の差による熱歪応力の発生を防止することを目的とし、取付台に溝を形成することによ

・絶対圧計等に好適に使用される。

すなわち、この発明の半導体ダイヤフラムは、半導体単結晶の板状チップの下面中央部を上面へ向けて凹ませて中央部を薄肉にしてその中央部を薄膜ダイヤフラムとすると共に、その周囲の比較的厚肉の部分を周辺固定部とし、さらにその周辺固定部に前記薄膜ダイヤフラムを取り囲むように応力吸収の為の細く深い溝を形成して構成されたものである。この半導体ダイヤフラムは、取付台から接合層を介してあるいは接合層自体から半導体ダイヤフラムの周辺固定部に加わる歪応力が薄膜ダイヤフラムへと伝わるのを、細く深い溝を設けることにより防止することができるので、半導体ダイヤフラムとの熱膨張係数の一致、歪応力の伝達防止などを考慮した特別な取付台を必要とせず、半導体ダイヤフラムと取付台の接合の手法も容易で広い温度範囲にわたって安定に動作し得るものである。

以下、図に示す実施例に基いて、この発明を詳説する。

特開昭58-39069(2)

り、この目的をより完全に達成しようとするものである。しかし、上記いずれの提案のものも半導体ダイヤフラム自身は熱歪を吸収する手段を有しておらず、半導体ダイヤフラムと取付台を一体化するための接合層が起歪部として発生する歪応力を吸収することはできないという難点がある。半導体ダイヤフラムと取付台を一体化するための方法としては、合成樹脂による接着、低融点ガラスによる接合、金-シリコンの共晶合金による接合、陽極接合法、金属ソルダー層による接合など種々の方法が既に提案・実用化されているが、上記いずれの方法を用いても、接合層には接合時に発生した歪応力が残ると共に、半導体ダイヤフラムと接合層や取付台の熱膨張係数を完全には一致させることはできないために熱歪応力が薄膜ダイヤフラムに加わることはまぬがれ得ない。

この発明は、この悪影響をとり除き、周囲温度変化に対して安定に動作する。すなわち熱歪応力が薄膜ダイヤフラムに加わることの無い半導体ダイヤフラムを提供するものであり、圧力・差圧

図1に示す(1)は、この発明の半導体ダイヤフラムの一実施例であるシリコンダイヤフラムである。

このシリコンダイヤフラム(1)は、(110)面を有するシリコン単結晶で概略7mm×7mm×200μmの正方形の板状チップの下面中央部(2)を電解エンチング等により削除して、その中央部に厚さ十数μmの薄膜ダイヤフラム(3)を円形に形成したものである。円形の直径は2~3mmである。

薄膜ダイヤフラム(3)の周囲の厚さ200μmの部分は周辺固定部(4)である。

薄膜ダイヤフラム(3)を取り囲むように周辺固定部(4)に形成された溝は歪応力吸収のための細く深い溝(6)であり、周辺固定部(4)の下面(5)に開口しており、それら開口(6a)(6b)(6c)(6d)は四辺形をなしている。そしてその四辺形の辺をなす開口の長手方向はいずれも<112>軸方向を向いている。開口の幅は数μmから数十μmで、溝の深さは周辺固定部(4)の厚みの概略80~90μmすなわち約160~180μmである。

このような歪応力吸収の為の溝(6)は、周辺固定部(4)の下面(5)に SiO_2 , Si_3N_4 などの薄膜を形成した後上記開口(6a)(6b)(6c)(6d)に対応した四辺形パターンをフォト・リソグラフィーの技術によりくり抜いたのち、APW (Amine Pyocatetol Water) エッチングを施すことで極めて好適に形盤できる。 すなわち、APWエッチングによれば(111)面はほとんどエッチングされない。 従つて、(110)面上に<112>軸方向に長手方向を有するように開けられたエッチング窓を有するシリコンをAPWエッチングすれば、深さ方向にのみエッチングされ、横方向のエッチングすなわちアンダーエッチは(111)面があらわれるのではほとんど進まない。 結局、下面(5)が上記四辺形パターンの深さ方向にのみエッチングされて下面(5)に垂直な溝壁(7a)(7b)(7c)(7d)をもつ歪応力吸収の為の溝(6)が狭く深い断面略U字状に形成されることになるからである。 歪応力吸収の為の溝(6)の深さはエッチング時間によりコントロールでき、幅は前記フォト・リソグラフィー技術

によつてエッチングマスクに開けられる四辺形パターンの辺の幅によつてコントロールできる。

このようにして周辺固定部(4)の下面(5)に開口する断面略U字状の歪応力吸収の為の溝(6)を形成されたシリコンダイヤフラム(1)は、第4図に示すように、その上面にフォト・リソグラフィーの手法によりたとえばピエゾ抵抗素子側より成る歪ゲージ部(9)を形成され、歪応力吸収の為の溝(6)より外側の周辺固定部下面(5)の取付面(5a)の部分で取付台面に取り付けられ、圧力・差圧・絶対圧等の検出素子面とされる。

上記シリコンダイヤフラム(1)では、上記説明のようすにそれ自身が歪応力吸収の為の溝(6)を有しているから、周辺固定部(4)から薄膜ダイヤフラム(3)への歪応力の伝達がほとんどない。 従つて、歪応力による零点の温度ドリフトが非常に少く、極めて安定に動作しうるものである。 また、取付台面を特殊な構造とする必要もなく、素材もガラス、シリコン、アルミナ、金属などの素材を任意に使用することができる。 さらにその上、取付

台面への取り付けを、低融点ガラス、合成樹脂接着剤、金-シリコンの共晶を利用する方法など任意に選択して行うことができる。 また歪応力吸収の為の溝(6)が狭く深い断面略U字状であるから、ダイヤフラム(1)の両面の差圧によりプリッジ回路に生ずる応力は剪断応力になるが、シリコンは剪断応力に対して強いので、大きな差圧下でも強度的に問題なく使用できる。

他の実施例としては、歪応力吸収の為の溝をダイヤフラムの上面に開口する溝とするもの、あるいは下面に開口する溝と上面に開口する溝との二重の溝とするものが挙げられる。 また、他の異方向性エッチングたとえばアルカリエッチングを用いて歪応力吸収の為の溝を形成してもよい。 さらにスペッタリング、プラズマエッチング、電子ビーム加工などを用いて歪応力吸収の為の溝を形成してもよい。 この場合には、<112>軸方向の辺をもつ四辺形パターンの溝とする必要がないから、円形パターンなどの任意のパターンの溝を形盤することができる。 またさらに、半導体を

ゲルマニウムとしたものが挙げられる。


4. 図面の簡単な説明

第1図はこの発明の半導体ダイヤフラムの一実施例の第2図におけるI-I断面図、第2図は第1図に示す半導体ダイヤフラムの底面図、第3図は同じく底面を見た斜視図、第4図は第1図に示す半導体ダイヤフラムを用いた圧力検出素子の縦端面図である。


(1)…シリコンダイヤフラム、(3)…薄膜ダイヤフラム、(4)…周辺固定部、(5)…下面、(5a)…取付面、(6)…歪応力吸収の為の溝、(6a)(6b)(6c)(6d)…開口、(7a)(7b)(7c)(7d)…溝壁、(8)…ピエゾ抵抗素子、(10)…取付台、(11)…圧力検出素子。

特許出願人 株式会社島津製作所
代理人弁理士 野河信太


第1図



第3図



第2図



第4図

